捷碼公司的電子設計自動化軟體產品被業界主流的半導體廠商用於設計一些目前最複雜、性能最高的積體電路。

數字設計

Talus 平台
Talus是一款全新的積體電路實施系統，能夠實現無與倫比的自動化以及事實上無限大的設計規模。與業界的傳統工具僅提供電子設計輔助不同的是，藉由Talus，捷碼提供了一個真正的電子設計自動化。從而大幅度地縮減了65奈米以及更小尺寸的幾何拓扑環境下超大規模積體電路設計開發的周期和設計成本，加速了良率的大幅度攀升。該系列的核心產品包括Talus Design、Hydra 和Talus Vortex。通過Talus Power Pro 以及Quartz Rail ，捷碼實現了先進的低功耗設計以及簽核級的性能。

整合了Blast 的RTL-到-GDSII流程
Blast Create 和 Blast Fusion 構成了捷碼旗艦設計系統的基礎。可選擇的產品使得系統能夠同時滿足功率、信號完整性以及良率的需求。重新設定了規模、運行時間以及性能等參數的新標準。

定制的/混合信號設計

Titan 是首個整晶片級混合信號設計、分析以及校驗平台。與其它的設計解決方案不同，Titan 將混合信號實施與數字實施、電路模擬、晶體管級提取以及校驗緊密整合在一起– 使得類比設計師們的效率和產能獲得了巨大的突破。

簽核分析

通過Quartz產品家族，捷碼公司提供了一整套完善的分析和簽核工具，既可以單獨使用，也可以與捷碼系統整合在一起發揮作用，確保了設計師們能夠在設計實施過程中實現簽核。

數據庫特徵表徵以及建模

利用由SiliconSmart生成的時序、功率以及信號完整性模型，設計師們能夠縮短設計周期，同時改善晶片的性能。當與時下流行的架構和校驗工具協同作業時，這些模型能夠增強矽片的可預測性以及設計師的生產力。

物理校驗

捷碼公司的Quartz DRC 和Quartz LVS確保了設計師們能夠在兩個小時之內，甚至更短的時間內，驗証任何規模的設計。通過在實施環境之內提供簽核質量的DRC（設計規則校驗），Talus qDRC 有效地提高了生產力。

電路模擬

捷碼公司先進的分布式處理電路模擬引擎確保了混合信號片上系統（SoCs）在晶體管級的整體模擬。FineSim Pro、FineSim SPICE 以及FineWave系統既可以整合到捷碼的RTL-到-GDSII 流程中，也可以單獨使用，實現了速度、精度以及產能的提升，使得用戶能夠有效降低設計以及校驗的成本，從而能夠創造出體積更小、速度更快，以及效能更加節約的晶片。

晶片以及封裝規劃

RioMagic™是有封裝意識的晶片設計及優化工具，充分考慮了封裝出口、可布線性以及寄生效應，確保了在晶片和封裝設計問題之間的折衷權衡。Hydra 與 RioMagic 系統協同作業能夠保証外圍和倒裝晶片封裝的I/O（輸入輸出）規劃和布局之間的折衷權衡。

失效分析和良率管理

Merlin的的 Framework、Camelot 和 YieldManager YieldManager 使得用戶能夠迅速收集、分析、共享貫穿整個代工生產的主要設計數據到最終的測試數據，並對其採取相應的措施，增大了良率，加速上市的時間，同時增加利潤。