|
|
 |
||||||||||
      媒體報導 新聞出版 新聞聯絡人 市場活動 電路設計新聞廣告
|
公司解決了低功率設計規範最需要的標準化問題 美國加利福尼亞州聖塔克拉拉市，2006年9月21日訊—半導體設計軟體供應商捷碼(Magma)® 設計自動化有限公司（納斯達克股票交易代碼：LAVA）於今日宣布公司向電子設計自動化（EDA）行業標準化組織Accellera捐贈了低功率技術規範，該規範將構成Accellera 的低功率標準化成果的組成部分。規範的目標是滿足邏輯綜合、物理綜合、數據庫建模、功率分析、特殊單元、可測試性設計（DFT）以及自動測試向量生成（ATPG）等的需求。 捷碼（Magma）的綜合功率管理解決方案已經經過業界若干消費品器件製造商的生產驗証，產品範圍從智慧電話和數位相機到個人數字助理（PDAs）等。捷碼（Magma）的解決方案是為響應無線和消費品市場中關心功率和電池壽命的眾多消費者需求而開發的，包括了整個RTL-to-GDSII設計實施流程。 Accellera 協會主席Shrenik Mehta 表示：“Accellera非常歡迎捷碼（Magma）捐贈低功率標準化通用需求。我們非常高興地看到捷碼（Magma）與其它的電子設計自動化供應商攜手合作，開發這一領域的標準。作為重要的電子設計自動化成員，捷碼（Magma）的參與應該受到褒獎。” Accellera的統一功率格式技術委員會（UPF-TSC）正在衝鋒陷陣，以期能夠在電子設計自動化領域為功率管理帶來更多的標準化。捷碼（Magma）自動的、統一的RTL-to-GDSII功率管理流程僅在流程開始的時候需要詳細說明的低功率指示 ，從而消除了對重複訊息的需求以及引發錯誤的風險。利用簡明的、一致的規範，以及兼容的實施流程，設計師們能夠實現精確的功率管理，從而獲得改進的結果。 捷碼（Magma）設計實施事業部總經理Kam Kittrell 評論說：“能夠參與到由Accellera主導的真正開放的、包羅萬象的成果中，我們感到非常榮幸。”他進一步強調：“通過與全球範圍內的客戶緊密合作，我們已經開發了面向無線的、手持以及移動應用等領域的有效解決方案，能夠從容應對複雜SoCs開發過程中功率管理的挑戰。我們認為整體設計和電子設計自動化工具集合的確能夠從我們對Accellera的統一功率格式技術委員會的貢獻中獲益。” Accellera簡介 Accellera提供面向電子行業的能夠快速應用和使用的設計和驗証標準。該組織及其成員合作開發最需要的電子設計自動化標準，有效降低設計商用積體電路和電子設計自動化產品的成本。因此，藉由Accellera與IEEE（國際電氣和電子工程師協會）的合作夥伴關係，Accellera的標準將整合到IEEE的標準規範中，以實現規範化和持續的變更控制。經過數年的發展，Accellera 已經開發了八種標準，並均已獲得IEEE的批准。Accellera 最近在先進設計和校驗語言標準方面的成績包括SystemVerilog 和 PSL 。 如需了解關於Accellera 組織的更多訊息，請參考本公司的網站：www.accellera.org。 前瞻性聲明： 公共關係聯絡人
|
|||||||||
|
