|
|
 |
||||||||||
      媒體報導 新聞出版 新聞聯絡人 市場活動 電路設計新聞廣告
|
經代工廠驗証的Quartz DRC、Quartz LVS 以及Quartz DFM執行整合和模塊開始商用 美國加利福尼亞州聖荷西市以及台灣新竹市，2007年9月20日訊—晶片設計解決方案供應公司捷碼設計自動化公司（納斯達克代碼：LAVA），以及業界領先的全球化半導體代工廠台灣聯華電子公司（紐約証券交易所代碼：UMC），於今日聯合發布了以65奈米設計製造為對象的廣泛的物理驗証以及可製造性設計（DFM）解決方案。雙方公司已經通過聯電的先進工藝過程完成了捷碼Quartz™ DRC、Quartz LVS 以及 Quartz DFM 的 聯合資格驗証，同時共同開發了適用於代工廠的執行整合以及支持該流程的模塊，使得流程能夠檢測出設計問題，並迅速修正這些問題。通過這些軟體、執行整合以及模塊，設計師們能夠面向聯電先進的65奈米工藝技術，加快面市時間，改善晶片的可製造性。 Quartz DRC 和Quartz LVS 開創了業界可完全升級的設計規則校驗（DRC）以及平面布局圖和示意圖（LVS）驗証產品的先河。通過充分利用獨一無二的架構以及先進的建模功能，這一革命性的物理驗証解決方案實現了負擔得起的、大型的分布式處理過程。利用這一技術以及數量合理的處理器，在兩個小時之內即可徹底完成任意規模設計的物理驗証。Quartz DFM 賦予了設計師們根據制造資源的可用性，分析並表徵時序和功率效果的能力，製造資源諸如光刻和化學機械研磨（CMP）。通過這一技術，設計師們能夠減少傳統設計流程所需要的防護頻帶，從而在時序和功能性能方面獲得意義重大的增進。 台灣聯華電子的IP（知識產權）和設計支援部門總監Ken Liou 表示道：“聯電堅持不懈地為客戶提供設計和制造解決方案，以期能夠幫助他們確保成功的矽片製造。我們深信，捷碼的物理驗証軟體能夠為我們共同的客戶提供重要的周轉時間等優勢，”他進一步強調說：“面向65奈米工藝過程的Quartz DRC、Quartz LVS以及Quartz DFM的資格驗証，以及與捷碼公司正在進行的協作更進一步彰顯了我們的承諾，即幫助客戶應對復雜的系統晶片設計挑戰，進而縮短產品的面市時間。” 捷碼物理驗証業務部總經理John Lee評論說：“積體晶片設計師需要快速、可靠的物理驗証，以幫助他們盡可能地縮減開發高級晶片的成本，”他繼續表示道：“我們很高興能夠與台灣聯華電子成為合作伙伴關系，從而使得更多的用戶能夠輕鬆地利用先進的工藝技術，從容應對以滿足最具有挑戰性的設計，以及最苛刻的進度安排需求。” 關於捷碼（Magma） 關於聯電 前瞻性聲明：
|
|||||||||
|
