-------------
Blast Yield TX
    
|
|
Blast Yield TX® 是一套為台積電 65 納米過程設計、合乎晶圓廠可製造性和出產量規定的解決方案。它支持台積電DFM 數據工具,這可給設計師帶來對晶圓廠準確的DFM。有了Blast Yield TX, Magma (捷碼)用戶在優化時序, 區域、功率和噪音的同時，也可改進可製造性和產能。這符合台積電要求的DFM 流程針對隨機與系統的出產量損失進行處理，也藉由處理過程變異提供了與矽更密合的交互作用 。內建DFM 服從檢查了與台積電 內部工具的關聯性, 簡化簽核 。
概要
保證可製造性和最大化產能是在65 納米設計的主要挑戰，它也對及早處理產能相關問題十分重要。後佈局產能進步解決方案是較不有效的，也會導致設計迭代。系統和隨機出產量損失必須加以注意。製造過程的固有局限導致可造成災難或參數失敗的處理變異。基於規則的DFM解答在65 納米不再有效，也可能導致過多或不及的設計。
 |
- 在RTL 到GDSII 實施流程中確保可製造性和產能的改善
- 包括產能, 時間, 區域, 功率與信號完整性的同時最優化，並且保證最佳的表現和出產量的改善
- 在製造可變性和處理作用影響下，為產能最大化與設計強健性提供一種全面的解決方案
- 包括藉由執行產能引導的技術映射和估量的細胞生長優化
- 使用重要區域分析(CAA) 與CAA引導的導線傳輸和加寬來降低因隨機顆粒瑕疵而造成的失敗可能性
|
- 消滅由於根據準確光刻模擬進行光刻過程檢查(LPC) 的可變性而可能潛在的產能熱點
- 支持準確的化工機械潤飾(CMP) 塑模作用, 此作用可引導先進的金屬積土和寄生提取
- 通過嵌入產能分析生產用戶友好的產能報告
- 支持台積電先進的可製造性規則
|
有內建產能優化功能的全面RTL 到GDSII解決方案
針對台積電65納米設計, Blast Yield TX為整合進Magma(捷碼)的RTL 到GDSII實施流程的產能改善提供了一種全面解答。它包括使用產能明確的技術映射和細胞估量來同時優化其它度量譬如時序、區域和功率的先進細胞產能優化能力。它同時包括CAA 和時序引導的導線傳播和加寬。
整合虛擬化工機械潤飾(VCMP) 塑模驅動假的金屬積土和為改善提取準確性提供準確層數和金屬厚度。光刻模擬在流程過程中消滅熱點並保證LPC 正確性。完全支持先進的台積電 DFM 規則和簽核準確服從檢查提供早期的反饋和簡化製造交貨。
細胞生長優化和佈局
藉使用一個產能描繪的單元程式庫, Blast Yield TX 可及早開始產能優化和在流程過程中繼續進行，從最初的綜合安置、時鐘樹綜合一直到最後的發送。在技術映射和細胞估量期間，能符合最高性能設計限制和最大化出產量的邏輯細胞將被使用。
CAA 引導的導線傳播和加寬
Blast Yield TX 提供CAA 能力來辨認由於隨機顆粒的瑕疵而易失敗的區域。重要區域分析與台積電製造過程和瑕疵發行模型相關。這允許Blast Yield TX根據重要區域與相關潛在的隨機瑕疵執行導線傳播和架線加寬。結果是接線拓撲結構有遞減的重要區域, 導致更低的失敗可能性。導線加寬也被包括在內，因為額外材料 (導致短路) 與消失材料(導致開通) 的作用必須被考慮。
通過插入的重複和被推薦的尾線延伸
為了與消失, 畸形或抗拒的vias造成的產能損失作戰, Blast Yield TX 插入重複的vias 。數個通過形狀和配置可利用工具為佈局選擇最適當的配置來定義。Blast Yield TX 不斷地以重複vias 的最高百分比提供最少發送層數的變動, 使由於畸形vias造成的產能損失減到最小。在重複vias 無法被運用之處，Blast Yield TX 實施晶圓廠推薦的底線引伸。
VCMP 導向的金屬積土和提取
Blast Yield TX 整合台積電VCMP 模擬器具以提供準確金屬和佈局厚度反饋。結果是改進假的金屬積土插入和更加準確的寄生提取, 這表示更好的時間準確性和較少的過程變異。另外, 設計師能在不用執行分開外在步驟分析的情形下，從實施工具內部核實對台積電- 具體CMP 和層數密度規則的服從。
LPCs 和光刻明確的路徑
藉由準確地塑造台積電光刻處理，此設計可更加強悍地處理變異，同時又減少系統的產能損失。另外，改善的矽準確性允許更加忠實的寄生提取，因而造成減少低落和更加強悍的設計。Blast Yield TX 使用包括在QuartTM DRC之內的相同簽核質量光刻檢查 。潛在的光刻熱點在實施節省周轉時間和使後佈局定像變成不必要的同時，被辨認也被消滅。台積電光刻和處理要求檢查與Blast Yield TX 充分整合，使設計師可在所有實施工具之內進行必要的證明與服從檢查。
虛擬CMP 改進假的金屬積土
特點
- 支持台積電DFM 服從主動性和DFM數據工具
- 產能明確的技術映射和估量
- 重複通過插入和推薦的底線支持
- CAA 引導的相關的導線傳播和加寬
- 虛擬CMP 模擬明確的金屬積土和RC 提取
- 基於光刻模擬的LPC 熱斑點認證和排除
- 台積電65 納米 設計和DFM 規則
- 簽核準確的DFM 服從檢查
|
輸入
- 台積電 DFM 數據工具(台積電格式) Verilog, VHDL (netlist 或RTL), DEF (floorplan), lib, SDC, SPEF, LEF, GDSII, VolcanoTM
輸出
- DFM 服從報告DEF (floorplan), Verilog (netlist), lib, SDC, SPEF, LEF, GDSII, VolcanoTM
|
|
