Magma Design Automation, Inc. - Integrated RTL to GDII Design and Analysis Solutions
   

數位設計
Hydra
混合信號
Titan Chip Finishing
執行
Talus Design
Talus qDRC
Talus Power
Talus Power Pro
Talus Vortex
-------------
Blast Create
Blast Plan Pro
Blast Fusion
Blast Power
Blast Rail NX
Blast Noise
Blast Yield
Blast Yield TX
Blast Fusion QT
分析工具
Quartz DFM
Quartz Rail
Quartz Time
Quartz RC
QuickCap
QuickCap NX
Quartz Formal
Quartz SSTA
物理驗証
Quartz DRC & LVS
描述
SiliconSmart / HP
SiliconSmart DFM
SiliconSmart Sign-Off
模擬電路
FineSim Pro
FineSim SPICE
FineWave
晶片/封裝共同設計
RioMagic
RioMagic / Wirebond
晶圓廠分析
Merlin's Framework
Camelot
YieldManager
LogicMap
Smart Sampling

   » 白皮書
   » 成功案例
   » 多媒體訊息
   » 全球站點

Blast Rail NX
 
更多Blast Rail NX訊息
>>
數據表 (PDF英文版)
>>
白皮書: 低功率設計
>>
線上演示
Blast Rail® NX 為積體電路設計師提供了整合的功率分析和規劃、電壓下降分析、電壓下降導致的延遲分析,以及發生在線圈和通路上的電子遷移分析,使得他們能夠在設計中保持功率的完整性。Blast Rail NX 與捷碼 (Magma)從RTL到GDSII的實施流程完全整合在一起,確保了一種構建即成功的線路設計解決方案。

隨著便攜式電子產品對電池供電的使用日漸增多,推動了對功耗最小的數字積體電路(ICs)的需求。在大型的、複雜的系統晶片(SoC)上實施可靠的電源網絡,同時無需犧牲器件性能,確保最小的功率損耗,成為當前最主要的設計挑戰。當器件的特性尺寸緊縮到0.18微米以下時,電壓下降和電子遷移效應變成了重要的設計權衡因素。這些效應與時序、信號完整性(SI)問題密切相關,例如串繞效應既會產生噪聲,又會產生延遲。

傳統的功率和電壓下降分析工具運行在不同的環境中,而不是實施工具中,通常會在布局之後導致耗時的多次設計迭代。同時缺乏準確的、關聯的分析能力同時也會導致過度嚴格的設計,進而引起擁塞問題並導致不理想的晶片性能。

通過Blast Rail NX,捷碼(Magma)在從RTL到GDSII流程中整合了確保功率完整性的解決方案,實現了面積、功率、時序以及SI效應的整體設計收斂。通過在整個設計實施流程中實施準確的功率完整性分析和管理,Blast Rail NX確保了快速收斂。
 
主要特點:
準確的、嵌入式的功率分析
  • 靜態和動態分析
  • 來自.lib的簡單而靈活的設置
  • 網絡開關活動設置,或通過VCD或GAF文件設置
  • 多重操作模式分析
  • 活動傳播
快速、準確的線路分析
  • 靜態、動態和瞬時電壓下降分析
  • 自動線路提取
  • 準確的電源網絡宏建模
  • 快速矩陣求解器計算電壓下降
  • 解耦電容分析
  • 早期的可行性分析
  • 假設分析,評估多功率網格
  • 局部地分析布局設計
  • 分析局部網格
電子遷移
  • 分層和通路的平均、峰值和RMS電流密度限制分析
  • 基於EM的線圈擴展
  • 基於EM的雙通路構建
電壓下降導致的延遲
  • 特定場合的降低
  • 確保收斂的靜態和瞬時增量時序
熱分析
  • 基板功率生成和連接線自加熱分析,準確地確定可靠性、洩漏功率和開關性能
高容量、層次化分析(>2千萬門極)
  • GlassBox技術確保准確地提取和大塊數據減少
  • 通過黑盒子支持知識產權(IPs)
可視化/報告
  • 功率損耗的詳細報告
  • 電壓下降的詳細報告,識別問題節點和位置
  • 基於圖形用戶接口(GUI)的功率可視化(功率、功率密度、電流、電流密度)
  • 基於GUI的線圈、單元、區域和全局電壓下降的可視化
  • 電壓下降導致的延遲時序報告
  • 易受線路電子遷移影響的所有層和通路報告
  • 線路電子遷移問題報告
  無縫整合到BlastPower中,實現低功耗設計實施
  • 有功率意識的綜合、布局和布線
  • 通過電壓島支持自動化的設計方法論
  • 利用多-Vt資料庫、多閾值CMOS(MTCMOS)和可變閾電壓CMOS(VTCMOS)單元減少洩漏功率
  • 自動功率網格分析
擁有靈活的第三方接口的開放式系統
  • 通過M-Tcl輕鬆使用數據模型
  • 支持行業標準文件和資料庫格式,包括.lib,LEF,DEF,GDSII,SPEF,SDF
輸入
  • 平面布局-DEF
  • 網表-Verilog
  • 資料庫-.lib,LEF,GDSII
  • 寄生效應-SPEF
  • 約束條件-SDC
  • 延時-SDF
  • Volcano®
  • 活動-VCD,GAF
輸出
  • 平面布局-DEF
  • 網表-Verilog
  • 寄生效應-SPEF
  • 延時-SDF
  • Volcano
  • 多種分析報告
平台
  • Sun Solaris
  • Linux


首頁
| 產品訊息 | 客戶支持 | 合作夥伴 | 用戶社區 | 新聞與活動 | 關於Magma
求職訊息 | 與我們聯繫 | 網站地圖

Copyright ©2008 Magma Design Automation, Inc. - Trademarks - Privacy - Terms of use

Site powered by e21mm

Copyright 2006 Magma Design Automation, Inc.