Magma Design Automation, Inc. - Titan Chip Finishing

Magma Design Automation, Inc. - Integrated RTL to GDII Design and Analysis Solutions

求職訊息 | 與我們聯繫

數位設計

Hydra

混合信號

Titan Chip Finishing

執行

Talus Design

Talus qDRC

Talus Power

Talus Power Pro

Talus Vortex

-------------

Blast Create

Blast Plan Pro

Blast Fusion

Blast Power

Blast Rail NX

Blast Noise

Blast Yield

Blast Yield TX

Blast Fusion QT

分析工具

Quartz DFM

Quartz Rail

Quartz Time

Quartz RC

QuickCap

QuickCap NX

Quartz Formal

Quartz SSTA

物理驗証

Quartz DRC & LVS

描述

SiliconSmart / HP

SiliconSmart DFM

SiliconSmart Sign-Off

模擬電路

FineSim Pro

FineSim SPICE

晶片/封裝共同設計

Camelot


	» 白皮書 » 成功案例 » 多媒體訊息 » 全球站點

Titan晶片完工修整（Chip Finishing）

	更多Titan訊息
	>>	數據表(PDF)： Titan
	>>	白皮書： Titan
	>>	相關新聞：捷碼發表Titan 捷碼推出QuickCap TLx 捷碼收購 Sabio Labs Titan支援IPL 與PyCells
	>>	網路視頻研討會： Rajeev 談論Titan
	>>	活動： Titan 參與DATE

Titan™針對混合信號設計提供了一個整合的晶片完工修整解決方案。通過規避傳統的自定義平面佈局圖生成和標準單元實施系統中固有的潛在耗時以及舉步維艱的迭代，Titan以前所未有的整合水平以及自動化程度確保了產能的大幅度提升。

Titan Chip Finishing（晶片完工修整）系統中包括一個平面佈局圖編輯器，一個基於形狀特徵的自定義佈線器，完整的Talus數字設計解決方案組，以及積體的Quartz DRC和Quartz LVS校驗解決方案。

Titan中包括了速度最快、容量最大以及佔用內存空間最小的平面佈局圖編輯系統，以處理大規模的整晶片級設計。這一功能完善的自定義平面佈局圖編輯器能夠完成所有的晶片完工修整平面佈局圖任務，諸如光刻規劃，包括針對整個設計的臨界尺寸結構、校正目標以及劃線、倒裝晶片焊塊連接、45度佈線模擬和頂層佈線。
基於形狀特徵的模擬和特定信號佈線實現了速度、可重複性以及工程變更單（ECO）實施的便利性。

通過一個生動的界面，Talus®或者Blast Fusion®中的標準單元數字設計實施被完全囊括在Titan工具中，確保了設計師們能夠對標準單元數字設計執行自定義的添加和編輯
採用Quartz™的DRC和LVS校驗以及其它行業標準的物理驗證解決方案能夠完全地包含在Titan工具中，使得設計師們能夠輕鬆地實現完全的自定義和標準單元校正。

自動化的非統一功率網格生成。

晶片完工修整的最嚴重瓶頸

在傳統的方法中，佈局與佈線流程是在標準單元設計規則之後，而且在平面佈局圖與示意圖效驗已經執行，簽核設計也已經完畢的前提下完成的。由於上述原因，標準單元數據庫不得不以諸如GDSII的標準格式輸出，並被導入到一個完全自定義的平面佈局圖編輯器中，該平面佈局圖由所有的裝配層組成。自定義編輯器用於添加所有必需的自定義平面佈局圖結構，以便於出片，諸如倒裝晶片焊塊連接、頂層佈線，還有光刻規劃，諸如校正目標和劃線。完整的數據庫需要再次通過GDSII流被傳送到簽核級的DRC / LVS工具中，並將規則違背標記返回到自定義編輯器中，以執行所有必要的修正。一旦完成這一任務，所有影響佈局與佈線區域的變更不得不在佈局與佈線環境中重新校驗。如此一來，我們必須循環運行佈局與佈線系統–通過數據的導出和導入。最糟糕的情況是，如果在這一階段生成了一個ECO ，那麼循環必須重新來過，以分析併校驗所產生的變更。

Titan系統解決了瓶頸問題

Titan與Talus的有效關聯，以及與Quartz DRC / LVS的緊密整合，完全解決了上文所述的循環。 Quartz DRC / LVS由Titan直接啟動。 Titan的Design Manager（設計管理軟體）通過保留所有參考的?跡，能夠自動化GDSII的導出過程。 Quartz DRC / LVS是自動執行的，而且當平面佈局修正無需退出Titan而執行完畢時，違規步進器(violation stepper)便能夠啟動。一旦變更發生在Titan的自定義平面佈局環境中，Talus或Blast Fusion便能夠發現變更，隨時準備重新執行其簽核級校驗。完全不需要數據庫的傳輸–標準單元數據保留在內存的Talus中，而且自定義數據保留在Titan的自定義環境中。

模擬佈線在有效性、可重複性以及標準化等層面實現了質的飛躍

與整合數字佈局與佈線流程後效率取得了極大地飛躍類似，Titan在自動化和標準化模擬以及特定信號佈線領域也取得了巨大的進步。通過平面佈局圖約束的視覺應用，在腳本中或採取交互式的，或完全自動化的方式，Titan在數分鐘內即可執行總線佈線、屏蔽、差分對佈線、星形佈線以及其它特定的佈線，而現有的手工方式則需要數天才能完成。由於重新佈線能夠自動執行，同時不會導致進度的本質延遲，因此這一特點在出現ECOs的情況下，變得格外有用。

Titan automatically routes co-axial shielding.

Titan 自動佈線同軸屏蔽。

技術特點：

自定義平面佈局圖編輯器

通過選單和熱鍵來實現的綜合的、功能強大的、簡便易用的功能集合。
多達100層的支持（可擴展的）。
僅用時數分鐘即可上傳大型的整晶片數據庫。
允許添加長方形、多邊形、圓錐形、通路、引腳、走線以及過孔等。
允許對形狀特性進行編輯，包括拉伸、切割、削砍、分解、批量分解、改造、布爾運算、轉換、堆棧、步進以及校正等。
允許屬性編輯。

基於形狀特徵的佈線器

以約束為基礎的自動化模擬和特殊網絡佈線。
通過OA、GDSII、LEF、DEF以及Verilog與第三方工具接口。
交互使用或者通過捷碼的Tcl命令使用視覺的、簡便易用的約束。
總線佈線包括並行的、串聯的，以及同軸屏蔽。
差分對、星形以及匹配佈線。

Talus/Blast Fusion 整合

生動的Talus / Blast Fusion總括接口在內存中保存了Titan中的每一次自定義平面佈局圖更新的Talus / Blast Fusion數據。
來自命令行或隨機調用Talus / Blast Fusion GUI的完整Talus / Blast Fusion命令集合。
設計管理軟體保留了貫穿於整個設計層的任意數量的Volcano™數據庫或者自定義塊參考。
連接管理軟體允許任意數量的Talus / Blast Fusion現場會議，並紀錄跨Titan會議的有效Volcano數據庫/連接線。

DRC/LVS 整合

啟動執行Quartz DRC / LVS ，以及違規步進器/瀏覽器。
持Quartz DRC以及其它行業標準的違背標記導入，使用Titan自帶的違背步進器。

支持的數據格式

GDS2、LEF、DEF、OpenAccess™、 Verilog、Spice

支持的平台

Linux、Sun Solaris