Talus Power Pro是捷碼整合IC實施平台的一個重要組成部分，提供了綜合全面從RTL到GDSII的解決方案，從而實現了功率的優化和管理。Talus Power Pro通過有功率意識的綜合、物理優化、時鐘樹綜合以及布局布線，將最優化的功率管理貫穿到整個設計流程，使得設計師們能夠最小化功率，從而確保了統一的功率分布。Talus Power Pro與捷碼的實施流程完全整合，在貫穿整個設計流程中提供了持續的功率、時序以及面積折衷。
隨著通過電池供電的便攜式電子系統的應用範圍持續增長，推動了對某類數位積體電路（ICs）的需求，這類電路的特點是功率消耗保持在盡可能低的水平。與此同時，設計師們必須在最小的封裝體積中，將更多的高頻功能封裝到晶片內。毫無疑問，越來越多的性能和單元數量將導致功率的增加，使得功率管理成為影響硅片成功的重要因素。
為了在不延長周期時間的條件下獲得最優化的結果，功率和時序之間持續的、實時在線的折衷操作必須貫穿在整個RTL-to-GDSII流程中。傳統的功率管理方法需要多種工具，而且需要使用定制技術。這種方法缺乏整合性，同時也導致單點獨立工具無法充分滿足功率以及其它的設計需求。而Talus Power Pro則提供了綜合的低功耗解決方案，能夠與捷碼的RTL-to-GDSII流程完全整合到一起。Talus Power Pro使得有效的功率管理得以貫穿整個設計流程，確保了迅速收斂。同時，它也充分利用了內置的功率、時序和電壓（IR）降分析引擎，確保了折衷的實施，而無需退出實施系統。
- 貫穿整個RTL-to-GDSII 設計流程，面向功率優化和管理，提供了綜合全面的解決方案。
- 通過能夠確保功率門控、先進的時鐘門控以及其它的支持技術的有功率意識的綜合，在流程早期就致力於滿足功率需求。
- 通過使用多閾值電壓（multi-Vt）庫，實現了洩漏功率最小化。
- 支持自動化的多閾值電壓（multi-Vdd）方法﹔允許在RTL階段的域定義，優化並分析交叉域，以及電平相移器和絕緣單元的自動嵌入。
- 功率覺醒的時鐘樹綜合通過先進的技術，如水槽聚類，時鐘門複製，反克隆和最優斜交緩衝器插入，確保節省大量電源。
- 通過MTCMOS 開關的嵌入和分析，積極主動地優化功率﹔支持分布式的、全局的，以及特殊標準單元變量。
|
- 通過自動的功率網格綜合，基於特定的約束條件，自動地生成功率網格。
- 根據瞬態分析結果，通過解耦電容單元的自動優化和嵌入，最小化洩漏功率，並改善良率。
- 通過先進的有功率意識的緩存和規模控制，最小化開關功率，確保了統一的功率和電壓降分布。
- 以統一的數據模型架構和內置的分析引擎，確保了貫穿整個RTL-to-GDSII流程的持續的、發生在功率、時序以及面積之間的折衷。
- 支持統一的力量格式（UPF）的低功耗行業標準，以幫助顯著改善TAT及相互操作性。
|
有功率意識的綜合在設計流程早期就能夠滿足功率需求
在流程早期滿足功率需求能夠確保卓越的結果質量（QoR）以及次數最少的迭代，從而實現了較快的周期時間。Talus Power Pro與捷碼的積體電路實施流程緊密整合在一起，確保了綜合過程中協調一致的功率、時序以及面積優化。該工具通過使用時鐘門控技術，實現了動態的功率補償，這種時鐘門控技術也包括對測試邏輯的支持。同時，Talus Power Pro也通過識別特殊的指令，在RTL中插入功率門控單元和保持多諧振蕩器，達到降低動態功率的目的。
利用多閾值電壓（multi-Vt）庫最小化洩漏功率
Talus Power Pro通過利用多閾值電壓庫，最大限度地降低了洩漏功率。來自各類庫的單元被組合到一個庫中，這樣就能夠從中自動地選擇最合適的單元，以達到同時滿足時序和洩漏功率需求的目的。在實施流程的各個階段，優化引擎都會在洩漏功率和時序之間進行折衷，盡最大可能地減少設計所需要的低閾值電壓（速度更快，但是洩漏更高）單元數量。
MTCMOS開關嵌入和分析極大地降低了洩漏功率
多閾值互補金屬氧化物半導體（MTCMOS）開關用於連接全局的恆定電源線和局域的開關電源線。這些開關能夠根據晶片的運行模式有效地切斷設計中某些區塊的電源供給，使得洩漏功率減少率高達10倍。捷碼的解決方案也支持各種類型MTCMOS 開關的嵌入和尺寸調整，諸如全局頁眉和頁腳開關，分布式或者精細微粒頁眉和頁腳開關以及基於標準單元的開關。遞增的嵌入和使能線的鍵合都是自動處理的。瞬態電壓降（IR-drop）性能能夠用來分析MTCMOS區域電源的開/關次數。
自動化的解決方案支持帶有電壓島的設計
電壓島方法通過靈活機動地選擇關閉不同的區域或在不同的電壓條件下運行島，從而實現功率的降低。Talus Power Pro面向含有不同電壓島的設計提供了完全自動化的解決方案。這一自動化的解決方案同時支持層次化的流程和幾乎扁平化的流程，從而實現了更好的QoR。Talus Power Pro將根據用戶定義的規範，自動創建電壓島，連接電源和接地網絡，並且嵌入和放置特殊的單元，諸如電平相移器和絕緣單元等。Talus Power Pro能夠利用來自相應庫的合適單元逐個優化這些電壓域。同時，Talus Power Pro也通過在不同操作條件下執行協同的多區域時序優化實現了動態的電壓和頻率調節（DVFS）。在綜合過程中，Talus Power Pro也支持RTL pragmas，以便定義電壓域。
有功率意識的時鐘樹綜合優化了時鐘樹功率
時鐘樹的功率損耗構成了晶片整體功率的重要組成部分。Talus Power Pro在時鐘樹綜合過程中，採用各種技術來優化時鐘樹功率。在時鐘樹構建過程中，使用了很多領先的技術（諸如網表級時鐘門控、時鐘門極電路物理意義的克隆和反克隆、多閾值電壓、有功率意識的緩衝、規模調整以及散熱片簇安排等）。功率和時序都作為價值函數被仔細衡量，以達到最理想的QoR。諸如由活動驅動的時鐘門控以及時鐘樹平衡等其它技術也有助於進一步地優化時鐘樹功率。
面向最優化功率分布的自動功率網格綜合
Talus Power Pro可接受用戶定義的功率網格約束，並自動生成適當的功率回路。較之於根據傳統設計來估算電源數量的電子數據表方法，這種方法無疑是極為有效的。用戶能夠定義每一層的應用限定條件、電流密度或者電壓降限制作為輸入約束。設計師們也能夠在規劃的早期詳細說明功率網格的最理想參數，定義焊點的位置，繼而在詳細的實施過程中，繼續細化改進。這種方法免除了對功率網格冗餘設計的需求，節約了晶片上寶貴的布線資源和空間。該自動化方法極大地減少了設計收斂時間，同時無需犧牲晶片的性能。
Talus Power Pro幾乎扁平的自動電壓島解決方案確保了跨區域的優化和分析。
功率網格綜合能夠根據用戶定義的約束條件自動地生成功率網格。
根據瞬態分析自動優化並嵌入解耦電容單元
捷碼的Quartz™ Rail與Talus Power Pro緊密整合，實現了精確的瞬態線軌分析，使得Talus Power Pro能夠根據這些瞬態結果，自動地執行解耦電容嵌入和優化，從而最小化功率網絡的波動。智能的嵌入確保了解耦電容單元的功耗最低，進而改善了可靠性，同時將功率分布噪聲降低到最小。
UPF支持低功耗設計
Talus Power Pro利用UPF在RTL到GDS流程初期以功率制約為低功率流程閱讀。權力的限制，例如時鐘門控，保留觸發器合成和多電源域的定義可被界定為動態功率降低。特殊細胞，如水平移和分離細胞，在合成階段可以推斷為支持多電源流動。對於域名是電源關閉者，交換機可以在RTL階段推斷，以方便模擬。狀態表可以用來界定已經建立的不同領域之間的關係。Talus Power Pro也可以在任何點的設計流程去除UPF，方便相互操作性。
低功耗參考解決方案支持使用專業的數據庫單元和知識產權（IP）
Talus Power Pro通過支持來自代工廠、庫供應商以及自定義知識產權（IP）供應商的參考方法，提供了完善的功率管理平台。來自第三方供應商的各種系統能夠幫助用戶自有工具（COT）設計師構建低功耗應用。基本架構支持跨標準單元、輸入/輸出器件（I/Os），存儲體以及模擬IP功能塊測量動態和洩漏功率的降低。Talus Power Pro也支持諸如電平相移器、保持多諧振蕩器、絕緣單元以及MTCMOS單元等專用單元。考慮這些單元有助於推動低功耗實施過程。這種模塊化方法幫助用戶在他們的設計流程中混合並匹配各個元素，以獲得最理想的功率消減。一旦提供了SPICE模型，就可以執行標準單元上解耦電容的特徵表徵。
技術特性：
動態功率
- 完全自動化的、幾乎扁平的多閾值電壓（multi-Vdd）流程
- 動態的電壓和頻率調節（DVFS）
- 有功率意識的綜合和物理優化
- 時鐘門控嵌入、複製，以及有功率意識的時鐘樹綜合
泄漏功率
- 利用多閾值電壓（multi-Vt）庫將洩漏功率降低到最小
- MTCMOS和VTCMOS（主體偏置）技術降低洩漏功率
功率分布
- 功率和電壓降（IR-drop）分析
- 自動的功率網格綜合
- 基於瞬態分析結果的智能解耦電容優化
|
|
對UPF和準確參考方法的支持
- 支持UPF低功率業界標準
- 利用專用庫單元和自定義知識產權的參考方法
- 準確的模型特徵表徵，確保矽片的可預測性
與Tight Talus平台的緊密整合
- 在最優化的功耗最小化過程中，理想的規模尺寸調整
- 內置的功率布線器
- 功率和電壓降（IR-drop）分析
- 根據電壓降（IR-drop）調整設置和保持時間
|
|
