Magma Design Automation, Inc. - Integrated RTL to GDII Design and Analysis Solutions
   


數位設計
Hydra
混合信號
Titan Chip Finishing
執行
Talus Design
Talus DFM
Talus qDRC
Talus Power
Talus Power Pro
Talus Vortex
-------------
Blast Create
Blast Plan Pro
Blast Fusion
Blast Power
Blast Rail NX
Blast Noise
Blast Yield
Blast Yield TX
Blast Fusion QT
分析工具
Quartz DFM
Quartz Rail
Quartz Time
Quartz RC
QuickCap
QuickCap NX
Quartz Formal
Quartz SSTA
物理驗証
Quartz DRC & LVS
描述
SiliconSmart / HP
SiliconSmart DFM
SiliconSmart Sign-Off
模擬電路
FineSim Pro
FineSim SPICE
FineWave
晶片/封裝共同設計
RioMagic
RioMagic / Wirebond
晶圓廠分析
Merlin's Framework
Camelot
YieldManager
LogicMap
Smart Sampling

   » 白皮書
   » 成功案例
   » 多媒體訊息
   » 全球站點
Talus DFM
 
更多Talus DFM訊息
>>
DFM 數據表 (PDF英文版)
>>
LX 數據表 (網頁)
>>
PX 數據表 (網頁)
Talus DFM 是一種針對65 納米過程設計而提出,既符合晶圓廠可製造性要求,又可改進良率的解決方案。它提供獲取個別晶圓廠DFM 資料的介面,將DFM 帶到設計師的桌面,以具體提供改進的準確性。擁有Talus DFM, 捷碼(Magma)用戶能在優選時序、區域、功率損耗和噪音的同時,改進可製造性和良率。這過程解決了隨機與系統的良率損失,同時藉由處理流程變異來提供對矽更緊密的交互作用。內建DFM 符合度檢查與晶圓廠內部工具關聯, 簡化交貨。

保證可製造性和最大化良率是65納米設計的主要挑戰, 另一重點是它也能在設計流程早期針對良率相關問題進行改善。佈局後出產量改善的方法較不有效、也會導致設計迭代。未解決這些挑戰可能導致在製造良率急劇減少、困難度增加與良率下降和更高的整體費用。系統和隨機的良率損失必須加以處理。製造過程的固有局限導致可能造成災難或參數失敗的處理偏差。改善的分析準確性補全了限制性設計規則也確保首次矽成功。遵守規則的DFM解決方案在65納米時不再有效, 反而可能導致誇張或不及的設計。

  • 在RTL 對GDSII 實施流程過程中確保可製造性和改善良率。
  • 包括同時優化良率、時序、區域、功率和信號完整性。以確保最優良的表現並改進良率。
  • 利用製造可變性和處理效用,為優化良率與設計魯棒性提供全面解答方案。
  • 由執行以良率為主的技術映射和估量來進行單元生長優化。
  • 使用重要區域分析(CAA) 與CAA導向的導線傳播和加寬,降低隨機顆粒瑕疵而失敗的可能性。
  • 消滅因根據準確光刻仿真所進行光刻過程檢查(LPC) 可變性而潛在的系統良率熱點。
  • 支持化學機械美化(CMP)效果的準確建模。
  • 通過嵌入良率分析提出對用戶友好良率的報告。
  • 支持晶圓廠和聯合設備製造商(IDM)的先進製造規則


有內建良率優化的全面RTL 到GDSII 解決方案

針對65納米設計, Talus DFM 針對為改善良率提供一種全面解決方案並將其整合進捷碼的RTL 到GDSII實施流程。

它包括先進單元良率優化能力: 使用對良率有意識的技術映射和估量來同時優化良率與其他度量, 譬如時間、區域和功率,它同時也包括CAA 和時間驅動的導線傳播和加寬。聯合的CMP建模驅動假的金屬積土並為改善的準確性提取提供準確層數和金屬厚度。光刻仿真消滅熱點 , 並保證在過程中LPC的 正確性。完全支持先進的晶圓廠和IDM DFM 規則和簽核準確合格的檢查也提供了早期的反饋和簡化製造方面的交貨。

單元生長優化和安置
藉使用一個良率描繪的單元數據庫, Talus DFM 可及早開始良率優化並繼續在流程中進行- 從最初的綜合和一直到安置, 時鐘樹綜合, 和最後的發送。在技術映射和單元估量期間, 多套的邏輯單元被使用以達到設計限制並優化良率。

CAA 引導的導線傳播和加寬
Talus DFM 提供CAA 能力以辨認由於隨機顆粒的瑕疵而容易失敗的區域。介面接受晶圓廠準確的瑕疵發行模型。用戶並且能使用一個普通的內建模型。這允許Talus DFM根據重要區域與相關潛在的隨機瑕疵來執行導線傳播和架線加寬。結果是接線拓撲結構在重要區域減少, 導致失敗可能性降低。

CMP 引導的金屬積土和提取

Talus DFM 為處理CMP 作用提供二個機制。台積電的虛擬CMP 模擬器整合了台積電65納米的設計流程。另外, 捷碼提供可被以任一晶圓廠或設計過程使用的完全CMP 仿真環境。結果是準確的金屬和佈局厚度預測, 改進仿製的金屬積土插入的質量,和提供更加準確的寄生提取,也就是更好的時序準確性和較少的處理變異。另外, 設計師不必須執行分開步驟就能從實施工具內部分析和核對針對晶圓廠的具體CMP 和層數密度規則。

Automated flAutomated partitioning and macro placement support rectilinear shapes

CMP 塑型改進假的金屬積土

光刻過程檢查和光刻發送
在實施流程中, Talus DFM 有一臺準確的光刻模擬器, 可在減少系統性出產量損失的同時,提供更強健的處理變異。改善過的矽準確性可提供更正確的寄生提取,因此減少並造成更加健壯的設計。Talus DFM 使用與Quartz™ DRC-Litho相同的簽核光刻檢查, 能夠在實施過程中辨認並消滅可能的光刻熱點以節省時間與不必要的後佈局定像。另外, 台積電的光刻和處理要求檢查是充分地整合在Talus DFM 之內, 允許設計師在使用所有實施工具的情形下進行必要的驗證與服從檢查。

技術特點:
  • 支持台積電DFM 規格和DFM 數據成套工具
  • DFM 數據/模型 連接為非台積電過程
  • 對良率有意識的技術映射和估量
  • 重複通過插入和被推薦的end-of-line 支持
  • 聯接CAA導向的導線傳播與加寬
  • 以石版印刷仿真為基礎的LPC 熱點證明和排除
  • CMP 仿真的金屬積土和RC 提取
  • 晶圓廠和IDM 設計和DFM 規則的完全支持
  • 準確DFM服從檢查交貨
輸入
  • 台積電 DFM 數據成套工具(台積電格式)
  • 晶圓廠具體DFM 資料 (捷碼Magma格式)
  • DFM 描述模型數據庫(自由格式加上私有的引伸)
  • Verilog, VHDL (netlist 或RTL), DEF (floorplan), lib, SDC, SPEF, LEF, GDSII, Volcano™
  輸出
  • DFM 服從報告DEF (floorplan)
  • Verilog (netlist), lib, SDC, SPEF, LEF, GDSII, Volcano™
   


首頁
| 產品訊息 | 客戶支持 | 合作夥伴 | 用戶社區 | 新聞與活動 | 關於Magma
求職訊息 | 與我們聯繫 | 網站地圖

Copyright ©2008 Magma Design Automation, Inc. - Trademarks - Privacy - Terms of use

Site powered by e21mm

Copyright 2006 Magma Design Automation, Inc.