|
|
 |
||||||||||
      媒體報導 新聞出版 新聞聯絡人 市場活動 電路設計新聞廣告
|
Inovys Ocelot與Talus ATPG可減少開發與測試成本
美國加利福尼亞州聖荷西市，2007年10月15日訊—晶片設計解決方案供應公司捷碼設計自動化有限公司（納斯達克股票代碼：LAVA），在今天宣布其已與Inovys 公司進行合作，以確保Talus® ATPG以及Talus ATPGX與Ocelot測試裝置之間的互用性。捷碼與這些合作夥伴同時正在開發從測試裝置到Talus ATPG診斷能力的有效反饋路徑，這樣設計師就可以進一步分析設備故障原因。基於在1450年IEEE（電機和電子工程師協會）的標準測試接口語言（STIL）以及本次與Inovys和Source III的合作，捷碼將努力提高其測試品質，簡化測試流程和降低測試成本。 Source III公司的首席執行長John Cosley表示，“Source III公司經過20多年的努力開發了CAE工具，幫助設計師進行數據密集型設計、仿真及測試。我們很樂意進一步努力與捷碼進行合作，以便為不同種類的自動測試設備提供從Talus ATPG至測試程序的直接路徑。” 捷碼設計實施事務部總經理Kam Kittrell 說，“當意識到測試比EDA（電子設計自動化）工具生成的向量更重要時，捷碼繼續擴大其產品組合以更好地從事在奈米積體電路方面的設計和測試挑戰。我們同時致力於與其他測試技術領先者進行合作。而實現與領先測試設備提供者產品之間的互用性是捷碼可測試性設計技術(DFT)發展階段的一個重要里程碑，並且它能確保我們的產品與我們客戶測試設備之間的互用性。” 捷碼的Talus ATPG與Inovys測試設備間的互用性在國際測試會議(ITC)上亮相
“ Inovys十分高興有機會與頂級EDA（電子設計自動化）供應商合作以提供設計與生產間的無縫連接，借助獨特的故障分析工具，讓半導體公司能夠減少設計測試時間從數星期到數小時不等，同時加快量產時間。”Inovys行銷副總裁Colin Ritchie表示，“通過確保Talus ATPG技術與我們的Ocelot測試設備的互用性，相信我們的客戶將能夠進一步減少他們高性能積體電路的開發和測試成本。” 捷碼並且將在ITC期間, 10月23日上午11點主辦由康乃狄克大學電子和電腦工程部門助理教授Mohammad Tehranipoor博士主講的午餐會。Tehranipoor 博士將談論如何帶領佈局、時序和變異資訊進入DFT/ATPG（可測試性設計/自動測試向量生成）工具。註冊請上網: www.magma-da.com/ITC 關於捷碼（Magma） 捷碼(Magma)和Talus為注冊商標，"Design Ahead of the Curve" 是捷碼設計自動化有限公司的商標。所有其他的產品與公司名都是這些公司的商標與注冊商標。 前瞻性聲明：
|
|||||||||
|
