-------------
    
|
| 在65 奈米和以下製程, 通過傳統簽核標準的設計也許仍然會由於影響兩個設備特徵和互聯的處理變異而在矽中失敗。Quartz SSTA補充傳統基於角落的簽核方法,用對變異敏感的細胞和時鐘網和資料通路進行強有力和準確的統計靜態時間分析(SSTA)。然後Quartz SSTA與Magma (捷碼) IC 實施系統共同運作,自動地解決起因於這些變異的計時問題。 |
|
概論:
|
更多 Quartz SSTA訊息 |
|
>> |
數據表: (PDF英文版) |
半導體過程在65奈米和之下展示了更大的變化在對製造和更多對越來越影響電路表現的操作環境參量的敏感性上 。由於他們依靠運行靜態時間分析(STA) 在過程和環境角落的數字增長以高度控制結合的晶片變異(OCV) 分析和根據低下的、最壞的門極和互聯模型獲得電路計時, 導致傳統簽核流程非常保守和不精確。這些流程無法計量過程和金屬變異, 導致設計師簽核可能最後無法會在矽中失敗的設計。這種不可靠的方法導致更低的表現和更長, 更昂貴的設計週期。
SSTA 使用延遲分佈,而不是固定的延遲; 導致高度準確統計的任意分佈, 而不是唯一最佳情形和最壞情形的數字。在與實際半導體過程的密切聯繫中, 它可能導致過程和金屬變異。這種高度準確方法要求少量時間運行, 減少設計週期和使設計師在交貨時有信心達到他們的計時目標。 |
|
特點：
- 充分整合進入Magma (捷碼) IC 實施系統
- 時間產能分析與優化快速地在設計流程中執行
- 基於路徑的分析和非Gaussian 的延遲分佈高度準確
- 基於區塊的定像和優化能力高度表現
- 完全支持inter-die, intra-die , 內部細胞和全球性, 地方性, 隨機和系統的變異
- 完全支持多個處理參量中複雜系統的交互作用
- 特點有特徵表徵, 參數提取、分析和設計優化
- 用戶特徵的圖書館或統計特徵表徵的支持
- 完全支持統計細胞、互聯和階段延遲演算
- 最壞情節金屬變異分析獲得全部可能的失敗
- 強有力圖解和文字報告能力
- 報告時鐘和資料通路所有統計時間度量
|
|
技術輸入
設計輸入
- Netlist
- 設計限制
- LEF, DEF, GDSII
- 技術文件供提取用
輸出
- 文字統計時間和敏感性報告
- 圖解, 統計和設計強軔性資料
平台
|
|
|
