Quartz DRC 和Quartz LVS 是業界的第一個可充分升級的物理證明解答。支持獨特的結構和先進塑模能力, 這些革命產品允許DRC的大型分佈處理, LVS比較,與整合固有DFM 知識進入物理證明。擁有此技術和正確數量的處理器,任一個設計都可能在2 個小時內完成物理核實。

概論:

	更多 Quartz DRC 與 Quartz LVS 訊息
	>>	數據表: (PDF英文版)
	>>	線上演示: What makes Quartz DRC & LVS the "next big thing."
	>>	新聞: Quartz DRC Qualified as TSMC DFM Compliant Quartz DRC Qualified on TSMC 90-nm and 65-nm Processes Quartz DRC Wins LSI of the Year Award

在90 奈米(nm)之下,設計的大小和設計規則的複雜有顯著的增加。這些問題在65奈米製程變得更加嚴重, 因為可製造性方面的顧慮, 主要光刻的影響, 都不再是晶圓廠的問題, 而是每位設計師都必須考慮的。結果, 傳統物理證明結構在解決今日的可製造性(DFM) 表現與設計方面已不足夠。

Quartz DRC 和Quartz LVS 是以二個主要前提來設計的革命新工具。90 奈米和以下的設計需要一個可有效利用Linux 平台來克服在今日設計中漸增的大小和複雜度的一種可升級的解答。同時, 設計師需要在進行物理證明時考慮光刻作用。Quartz DRC 和QuartzLVS 是以這兩個要求來設計的。

Quartz SSTA Diagram

充分可升級的結構允許任一個設計, 不管設計大小或技術結,都可在2 個小時內運行
記憶控制結構通常使用少於2 GB的記憶體, 使能平價的分配計算能在便宜的Linux 機器上運行
Tcl run set 語言與圖解run set集合調試器提供編程的力量和無敵的生產力
固定, 先進的DFM光刻作用塑模保證高準確性和提供完全光刻友好的設計流程來減少參數和災難性的產能損失

關鍵生產力的改進提供了密度、積土、天線檢查、基於規則產能計分和發現短路的工具-將整天或整星期的任務減少到幾小時或幾分鐘
自然的Blast Fusion整合考慮到in-the-loop增加的DRC,交貨時間的加速- 大大地改進設計生產力
全世界主要晶圓廠都有完全合格的runsets 可證明

管道運輸衝破可測量性障礙

在Quartz DRC與Quartz LVS裡, 用管道運輸的結構運用柵格計算和多核心結構來執行大型的分配處理, 改進周轉時間和與增加10倍產量。

使用這結構, 物理證明問題可能被分解成更小,的獨立任務, 使它容易保持多台Linux 機器繁忙。這CPUs 的數量增加時能線性加速, 允許設計小組為設計週期的物理證明指定希望的周轉時間。

distributed processing

管線結構能造成大型的分佈處理, 改進周轉時間和產量10倍以上。

有記憶控制結構的平價計算

傳統物理證明工具只能有效利用四個,至多八個DRC的CPU; 同時那個數字對LVS與連接的操作而言更低。他們並同時要求相當大數量的共享RAM來為CPU的層級制度請求服務。由於設計大小的不斷增長,物理證明週期持續增加,因此需要使用更加昂貴的電腦。

以它可分解物理證明過程成許多更小任務的能力、Quartz DRC 和Quartz LVS 可迅速有效地在非常便宜的電腦上運行。例如, 一個10 GB GDSII 文件可在二個小時內在40 個的電腦CPU上運行, 並且高峰記憶用法是大約是1個GB 。這個例子說明速度和容量改善, 但不是Magma (捷碼) 技術的極限。速度和容量可攀升到更大的GDSII 文件和大的CPU 農場。

Speedup vs. # CPUs

物理證明線性加速隨著CPUs 的數量增加。

先進,內建的DFM 塑模保證準確性

與的傳統物理證明產品不同, QuartzDRC 是以DFM與光刻問題來架構。佈局樣式也許沒有DRC , 但在65 奈米他們會導致跨接, 捏取或其他導致災難或參數出產量問題的光刻問題。這個問題不僅只被晶圓廠瞭解和談論, 也必須被考慮在設計流程過程中。QuartzDRC 為真正的模型設計證明提供充分的光刻模擬。這光刻模擬被使用在光刻過程檢查 (LPCs) 中並且辨認潛在的光刻熱點, 以及引導Magma (捷碼) Blast Fusion和Talus 設計實施產品的物理設計階段。

光刻模擬被使用在光刻過程檢查(LPCs)中, 辨認潛在的光刻熱點和引導物理設計。

Quartz DRC 和Quartz LVS 為DFM 提供其它獨特的特點。結構自然地促進在其它工具中少數運行時間上的準確化工機械潤釋的(CMP)檢查。嚴格的DFM違反與設計評分報告為提供製造性問題的充分晶片統計分析。

以Tcl 可編程式輸入增加的生產力

Quartz DRC 和Quartz LVS 是第一個有開放Tcl 接口的物理證明產品, 同時也提供空前的易用性和功能性。使用Tcl 腳本設計師能編程輸入, runset 和輸出。這些充分地可編程式的runsets 很小, 容易讀取也容易維護。

資料庫結果也可充分地通過Tcl取得. Quartz DRC 與QuartzLVS的通入資料庫命令是以Tcl 代碼提供, 允許設計師修改或提高命令。例如, 所有DRC 錯誤報告都是通過可容易配置而可支持任一個產品格式的Tcl 慣例完成。這能力使它容易整合QuartzDRC與 QuartzLVS 進入現有的流程中。

以Blast Fusion和Talus 進行無縫整合

QuartzDRC 和QuartzLVS 是充分地整合入Magma(捷碼)設計實施工具。在單一命令下, 設計師能從設計環境內部叫出QuartzDRC 和QuartzLVS。Volcano資料庫被讀取也與參考圖書館GDSII 文件合併, 然後結果被進口回設計環境來觀察和定像。這流程可被使用於設計階段期間的in-the-loop證明, 包括更加快速的周轉時間的增加能力。

Error Browsing

Quartz DRC 和 Quartz LVS 的錯誤瀏覽被完全整合入Blast Fusion和Talus 實施環境中

完全偵錯環境

DRC, LVS 與LPC GUIs 提供錯誤瀏覽能力一個充分的空間。GUIs 是充分地整合入Magma(捷碼) Blast Fusion物理設計系統和 Virtuoso和Laker佈局編輯中。錯誤可由細胞或因失誤型組織來歸納,也可被標記作為或固定或忽略。

Quartz DRC 和Quartz LVS內建發現短路的能力,這是建立在可以提供非常對短路電路的地點快速和準確診斷的獨特方法之上。多短路可在一次運行後被發現,而結果可立刻利用在GUI 環境之內。

LVS GUI 有許多獨特的能力,可提供易用性和迅速偵錯性。所有LVS 結果被組織也被提出來引導設計師對結果和開始改正所有錯誤的最佳方法進行快速和直覺的理解。GUI 可回報任一個佈局或概要的部份成為概要,使它更快速和更容易影像化通連性,同時精確指出需要詳細的分析的區域。

技術特點:

根據管線結構設計的幾何學工序特色
內建基於模型的光刻模擬
所有報告經由使用者可見的Tcl 路徑以便進行客製化
唯一為DRC 、LVS 和LPC 提供與Blast Fusion、Virtuoso和Laker充分接口的GUI
從Blast Fusion和Talus 設計內部環境整合執行
直接支持晶圓廠runsets
支持LSF 和”推薦”工作發行

輸入

佈局: GDSII, OASIS, Volcano
Netlist: Verilog 或SPICE
Runset 和引伸語言: Tcl

輸出

GDSII, SPICE 和Tcl 容易使用的參照資料庫

平台

Linux
AIX